En cours Appel d'offres ouvert 🇪🇺 JOUE

Conception et réalisation d’environnements de tests de circuits intégrés

hourglass_top

Date limite (DLRO)

29 juin 2026 Ă  02h00

Il reste 8 jour(s)

domain

Acheteur

CEA Grenoble

description Résumé de l'AAPC

Cette consultation concerne des prestations de réalisation de cartes électroniques pour le test, et/ou pour la réalisation de tests d’un circuit intégré, sur la base d’une carte de test électronique développée par le prestataire, ou fournie par le CEA.
Les prestations confiées au titulaire ont pour objet (liste non exhaustive)
- La définition d’un environnement de test suivant un cahier des charges de test
- Le développement de l’environnement de test, en particulier la conception et la réalisation de cartes de test dédiées au composant à tester
- Le test de circuits intégrés analogiques et RF sur carte de test développée ou non par le titulaire
- Le test de circuits intégrés numériques sur carte de test développée ou non par le titulaire
- Le test de circuits intégrés mixtes sur carte de test développée ou non par le titulaire
- Le test de mémoires de type OxRAM ou FeRAM sur carte de test développée ou non par le titulaire
- La réalisation de démonstrateurs applicatifs qui embarquent une carte de test développée ou non par le titulaire

auto_awesome Résumé IA du RC

Connectez-vous pour demander et consulter le résumé IA de ce marché.

engineering Résumé IA du CCTP 2 crédits

Connectez-vous pour demander et consulter le résumé IA du CCTP.

info Informations complémentaires

Référence du marché
tag 368520-2026
Code CPV principal
category 73300000 — Conception et exécution dans le domaine de la recherche et du développement
Niveau de publication
public 🇪🇺 Européen (JOUE)
Nombre de lots
view_agenda 1

view_agenda Lots (1)

Lot Intitulé CPV Montant est.
01 Conception et réalisation d’environnements de tests de circuits intégrés 73300000 — Conception et exécution dans le domaine de la recherche et du développement —